この問題は、1桁の2進数AとBを加算した結果、桁上がりXと、桁上げなしの和Y（和の1桁目）を得る論理回路を問うものです。2進数の加算における和の1桁目は、2つの入力が異なる場合に1となり、同じ場合に0となるため、これは排他的論理和（XOR）演算で実現されます。一方、桁上がりは、2つの入力が両方とも1の場合にのみ発生するため、これは論理積（AND）演算で実現されます。
データベーススペシャリスト令和3年度 秋期午前I問 7
令和3年度 秋期 データベーススペシャリスト 午前I 問7
難度
標準
1桁の2進数A, Bを加算し、Xに桁上がり、Yに桁上げなしの和(和の1桁目)
が得られる論理回路はどれか。
選択肢
アA, B入力、X出力がANDゲート、Y出力がXORゲートの回路
イA, B入力、X出力がANDゲート、Y出力がXORゲート（ただしAにNOTゲート）の回路
ウA, B入力、X出力がANDゲート、Y出力がXORゲート（ただしBにNOTゲート）の回路
エA, B入力、X出力がANDゲート、Y出力がXORゲート（ただしAとBにNOTゲート）の回路
解説
結論 → 詳細 → 補足 の 3 層構成
展開閉じる
解説
結論 → 詳細 → 補足 の 3 層構成
したがって、Xの出力がANDゲート、Yの出力がXORゲートである回路が正解となります。
選択肢アは、X出力がANDゲート、Y出力がXORゲートであり、これは上述の2進数加算の仕組みと一致するため正しいです。
選択肢イは、Y出力がXORゲートですが、AにNOTゲートが追加されています。これは、Aが0のときに1として扱われるため、本来の2進数加算とは異なる結果となります。
選択肢ウは、Y出力がXORゲートですが、BにNOTゲートが追加されています。これも同様に、Bが0のときに1として扱われ、不正な結果となります。
選択肢エは、AとBの両方にNOTゲートが追加されており、入力値の解釈が大きく変わってしまうため、1桁の2進数加算の結果とは一致しません。
この解説は？
この解説は AI 生成です（詳細）
解説テキストは Google Gemini に IPA 公式の問題文・公式解答を入力して生成しました。 人間によるレビューを行ったものと、未レビューのものが混在します。
AI は事実誤認・選択肢の取り違え・最新法令の反映漏れ等を含む可能性があります。 重要な判断は必ず IPA 公式 PDF または最新の参考書でご確認ください。
解説の検証プロセス・誤り報告フローは 運営透明性レポートで公開しています。
分野「コンピュータシステム」の学習ポイント
この問題の理解を「分野全体の力」に広げるための足がかり
- 何が問われるか
- 本問の分野で問われる代表的な知識・用語の整理。
- 学習の進め方
- 正解／誤答の選択肢ごとに「なぜ正しい / なぜ違うのか」を1行ずつ言語化すると定着する。
AI コパイロット
この問題を AI と深掘りする
用語解説・選択肢分析・類題生成をその場で対話。クイズモードでは解答→解説がゼロ遷移。
共有
ショート動画
関連する問題
コンピュータシステム の他の問題
- テクニカルエンジニア(データベース)2009年度 春期 午前I 問4メモリの誤り制御方式で、2ビットの誤り検出機能と、1ビットの誤り訂正機能をもたせるのに用いられるものはどれか。
- テクニカルエンジニア(データベース)2009年度 春期 午前I 問53台の装置 X~Zを接続したシステム A, B の稼働率について、適切なものはどれか。ここで、3台の装置の稼働率は、いずれも0より大きく 1 より小さいものとする。
- テクニカルエンジニア(データベース)2009年度 春期 午前I 問6主記憶への1回のアクセスが200 ナノ秒で、ページフォールトが発生すると1回当たり 100 ミリ秒のオーバヘッドを伴うコンピュータがある。ページフォールトが主記憶アクセスの50万回中に1回発生する場合、ページフォールトは1秒当たり最大何回発生するか。ここで、ページフォールトのオー…
- データベーススペシャリスト2010年度 春期 午前I 問4ECC メモリで、2ビットの誤りを検出し、1ビットの誤りを訂正するために用いるものはどれか。
- データベーススペシャリスト2010年度 春期 午前I 問8SRAM と比較した場合のDRAM の特徴はどれか。