メインコンテンツへスキップ
応用情報技術者2012年度 春期午前問 24

2012年度 春期 応用情報技術者 午前 問24

難度標準

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と、内部の PLL1, PLL2 及び分周器の組合せでCPUに 240 MHz, シリアル通信(SIO) に 115 kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。

原図の接続:発振器15MHz→PLL1(8逓倍)。PLL1の出力は二つに分岐し、一方がPLL2(2逓倍)→CPU240MHz、もう一方が分周器→SIO115kHz(±5%)につながる。

選択肢

解説

結論 → 詳細 → 補足 の 3 層構成

展開
結論Layer 1

正解はエの1/2¹⁰です。

詳細Layer 2
展開

分周器はPLL1の後から分岐しているため、入力周波数は15MHz×8=120MHzです。これを2¹⁰=1,024で割ると117.1875kHzとなります。115kHzからの誤差は約1.90%で、許容範囲109.25〜120.75kHzに入ります。1/2⁴、1/2⁶、1/2⁸ではそれぞれ7,500、1,875、468.75kHzとなり範囲外です。CPUへ向かうPLL2の2逓倍はSIO側には適用しません。

この解説は?
AI生成

解説は公式の問題文・公式解答を基に作成しています。 事実誤認・選択肢の取り違え・最新法令の反映漏れ等を含む可能性があるため、 重要な判断は必ずリンク先の公式資料でご確認ください。

最終更新:

検証プロセス・誤り報告フローは 運営透明性レポートで公開しています。

分野「コンピュータシステム」の学習ポイント

この問題の理解を「分野全体の力」に広げるための足がかり

何が問われるか
本問の分野で問われる代表的な知識・用語の整理。
学習の進め方
正解/誤答の選択肢ごとに「なぜ正しい / なぜ違うのか」を1行ずつ言語化すると定着する。
この分野の問題をもっと解く
AI コパイロット

この問題を AI と深掘りする

用語解説・選択肢分析・類題生成をその場で対話。クイズモードでは解答→解説がゼロ遷移。

クイズモードで開く

関連する問題

コンピュータシステム の他の問題

他試験区分の同分野問題

応用情報技術者 と共通カリキュラムの他区分で「コンピュータシステム」分野を演習する

他年度の「コンピュータシステム」問題

応用情報技術者 の同じ分野を年度をまたいで演習する

応用情報技術者 の学習ガイド