ウが正解です。キャッシュメモリは、CPU（中央処理装置）と主記憶（メインメモリ）の速度差を埋めるための高速なメモリです。主記憶のアクセス（データの読み書き）に時間がかかる場合、CPUが待たされる時間が長くなります。多段キャッシュ（複数のキャッシュ階層を持つ構成）にすることで、CPUに近い段に頻繁に使うデータを置き、主記憶へのアクセス回数を減らし、実効アクセス時間（実質的なアクセス時間）を短縮できます。
基本情報技術者2012年度 春期午前問 13
2012年度 春期 基本情報技術者 午前 問13
難度
標準
キャッシュメモリに関する記述のうち、適切なものはどれか。
選択肢
アキャッシュメモリの転送ブロックの大きさを仮想記憶のページの大きさと同じにすると、プログラムの実行効率が向上する。
イキャッシュメモリは高速アクセスが可能なので、汎用レジスタと同じ働きをする。
ウ主記憶のアクセス時間とプロセッサの命令実行時間の差が大きいマシンでは、多段のキャッシュ構成にすることで実効アクセス時間が短縮できる。
エミスヒットが発生するとキャッシュ全体は一括消去され、主記憶から最新のデータの転送処理が実行される。
解説
結論 → 詳細 → 補足 の 3 層構成
展開閉じる
解説
結論 → 詳細 → 補足 の 3 層構成
アは、キャッシュの転送ブロック（キャッシュにデータを転送する単位）と仮想記憶のページ（仮想アドレス空間を分割する単位）の大きさを合わせても、必ずしも実行効率が向上するとは限りません。
イは、キャッシュメモリは主記憶とCPUの間にある一時記憶であり、汎用レジスタ（CPU内部で演算に直接使われる非常に高速な記憶領域）とは役割が異なります。
エは、ミスヒット（キャッシュにデータがなく、主記憶へアクセスすること）が発生しても、キャッシュ全体が一括消去されるわけではなく、必要なデータのみが主記憶からキャッシュに転送されます。
この解説は？
この解説は AI 生成です（詳細）
解説テキストは Google Gemini に IPA 公式の問題文・公式解答を入力して生成しました。 人間によるレビューを行ったものと、未レビューのものが混在します。
AI は事実誤認・選択肢の取り違え・最新法令の反映漏れ等を含む可能性があります。 重要な判断は必ず IPA 公式 PDF または最新の参考書でご確認ください。
解説の検証プロセス・誤り報告フローは 運営透明性レポートで公開しています。
分野「コンピュータシステム」の学習ポイント
この問題の理解を「分野全体の力」に広げるための足がかり
- 何が問われるか
- 本問の分野で問われる代表的な知識・用語の整理。
- 学習の進め方
- 正解／誤答の選択肢ごとに「なぜ正しい / なぜ違うのか」を1行ずつ言語化すると定着する。
AI コパイロット
この問題を AI と深掘りする
用語解説・選択肢分析・類題生成をその場で対話。クイズモードでは解答→解説がゼロ遷移。
共有
ショート動画
関連する問題
コンピュータシステム の他の問題
- 基本情報技術者2009年度 秋期 午前 問4産業機器の機器制御に使われるシーケンス制御の説明として、適切なものはどれか。
- 基本情報技術者2009年度 秋期 午前 問9ディジタルカメラの画像データや携帯音楽プレーヤの音楽データの記録媒体として利用されているものはどれか。
- 基本情報技術者2009年度 秋期 午前 問10メモリインタリーブの説明として、適切なものはどれか。
- 基本情報技術者2009年度 秋期 午前 問11USBの説明はどれか。
- 基本情報技術者2009年度 秋期 午前 問12図に示すように、データを細分化して複数台の磁気ディスクに格納することを何と呼ぶか。ここで、b0 ~b15はデータがビットごとにデータディスクに格納される順番を示す。