1桁の2進数A, Bを加算した際の、桁上がりXと和の1桁目Yを生成する論理回路は、加算器の基本要素である全加算器の半加算器部分に相当します。
プロジェクトマネージャ令和3年度 秋期午前I問 7
令和3年度 秋期 プロジェクトマネージャ 午前I 問7
難度
標準
1桁の2進数A, Bを加算し、Xに桁上がり、Yに桁上げなしの和(和の1桁目)が得られる論理回路はどれか。
選択肢
アA, Bを入力とするANDゲートの出力がX、A, Bを入力とするXORゲートの出力がYとなる回路
イA, Bを入力とするNANDゲートの出力がX、A, Bを入力とするXORゲートの出力がYとなる回路
ウA, Bを入力とするORゲートの出力がX、A, Bを入力とするXORゲートの出力がYとなる回路
エA, Bを入力とするXORゲートの出力がX、A, Bを入力とするANDゲートの出力がYとなる回路
解説
結論 → 詳細 → 補足 の 3 層構成
展開閉じる
解説
結論 → 詳細 → 補足 の 3 層構成
正解はアです。
2進数の加算では、和の1桁目Yは、AとBのうちどちらか一方だけが1の場合に1となります。これは排他的論理和（XOR）の定義そのものです。一方、桁上がりXは、AとBの両方が1の場合にのみ発生します。これは論理積（AND）の定義と一致します。したがって、A, Bを入力とするANDゲートの出力がX、A, Bを入力とするXORゲートの出力がYとなる回路が正しい組み合わせです。
他の選択肢を検討します。
イは、桁上がりXをNANDゲート（NOT AND）で求めていますが、NANDゲートはANDゲートの出力の否定であり、桁上がり条件と異なります。
ウは、桁上がりXをORゲートで求めていますが、ORゲートはAかBのどちらか一方、あるいは両方が1の場合に1を返します。これは桁上がり条件と一致しません。
エは、桁上がりXをXORゲートで、和の1桁目YをANDゲートで求めていますが、これはそれぞれXORとANDの本来の機能と逆になっており、不適切です。
この解説は？
この解説は AI 生成です（詳細）
解説テキストは Google Gemini に IPA 公式の問題文・公式解答を入力して生成しました。 人間によるレビューを行ったものと、未レビューのものが混在します。
AI は事実誤認・選択肢の取り違え・最新法令の反映漏れ等を含む可能性があります。 重要な判断は必ず IPA 公式 PDF または最新の参考書でご確認ください。
解説の検証プロセス・誤り報告フローは 運営透明性レポートで公開しています。
分野「コンピュータシステム」の学習ポイント
この問題の理解を「分野全体の力」に広げるための足がかり
- 何が問われるか
- 本問の分野で問われる代表的な知識・用語の整理。
- 学習の進め方
- 正解／誤答の選択肢ごとに「なぜ正しい / なぜ違うのか」を1行ずつ言語化すると定着する。
AI コパイロット
この問題を AI と深掘りする
用語解説・選択肢分析・類題生成をその場で対話。クイズモードでは解答→解説がゼロ遷移。
共有
ショート動画
関連する問題
コンピュータシステム の他の問題
- プロジェクトマネージャ2009年度 春期 午前I 問4メモリの誤り制御方式で、2ビットの誤り検出機能と、1ビットの誤り訂正機能をもたせるのに用いられるものはどれか。
- プロジェクトマネージャ2009年度 春期 午前I 問53台の装置 X~Zを接続したシステム A, B の稼働率について、適切なものはどれか。ここで、3台の装置の稼働率は、いずれも0より大きく 1 より小さいものとする。
- プロジェクトマネージャ2009年度 春期 午前I 問6主記憶への1回のアクセスが200 ナノ秒で、ページフォールトが発生すると1回当たり 100 ミリ秒のオーバヘッドを伴うコンピュータがある。ページフォールトが主記憶アクセスの50万回中に1回発生する場合、ページフォールトは1秒当たり最大何回発生するか。ここで、ページフォールトのオー…
- プロジェクトマネージャ2009年度 春期 午前I 問10MPEG-1 を説明したものはどれか。
- プロジェクトマネージャ2010年度 春期 午前I 問4ECC メモリで、2ビットの誤りを検出し、1ビットの誤りを訂正するために用いるものはどれか。