問18 NAND IC を用いたパルス回路について，次の(a)及び(b)の問に答えよ。ただし，高電位を「1」，低電位を「0」と表すことにする。
(a) p チャネル及び n チャネル MOS FET を用いて構成された図1の回路と真理値表が同一となるものを，図2の NAND 回路の接続(イ)，(ロ)，(ハ)から選び，全て列挙したものを次の(1)〜(5)のうちから一つ選べ。
結論 → 詳細 → 補足 の 3 層構成
図1の回路は，p チャネル MOS FET と n チャネル MOS FET を直列にしたものである。p チャネルは電源側にあり，n チャネルは接地側にある。両ゲートは共通の入力に接続され，両ドレインの接続点が出力となる。これは CMOS インバータである。
・入力「0」：p チャネルがオン，n チャネルがオフ → 出力は電源側につながり「1」
・入力「1」：p チャネルがオフ，n チャネルがオン → 出力は接地側につながり「0」
したがって図1の真理値表は NOT（入力 0→出力 1，入力 1→出力 0）である。
NAND の出力は Y = ¬(A·B) である。図2の各接続を調べる。
・(イ) 二つの入力を短絡して入力 A を加える：Y = ¬(A·A) = ¬A → NOT と同一。
・(ロ) 一方の入力を「0」に固定：Y = ¬(A·0) = ¬0 = 1 → 入力に関係なく常に「1」で，NOT とは異なる。
・(ハ) 一方の入力を「1」に固定：Y = ¬(A·1) = ¬A → NOT と同一。
よって図1と真理値表が同一となるのは (イ) と (ハ) であり，正答は (5)。
(イ)
誤り。(イ) は Y = ¬(A·A) = ¬A で NOT と同一である。しかし (ハ) も Y = ¬(A·1) = ¬A で NOT と同一なので，「全て列挙」になっていない。
(ロ)
誤り。(ロ) は一方の入力が「0」なので Y = ¬(A·0) = 1 となる。出力は入力にかかわらず常に「1」である。入力「1」のときに出力「0」とならないので NOT と一致しない。
(ハ)
誤り。(ハ) は Y = ¬(A·1) = ¬A で NOT と同一である。しかし (イ) も Y = ¬(A·A) = ¬A で NOT と同一なので，「全て列挙」になっていない。
(イ)，(ロ)
誤り。(イ) は NOT と同一である。しかし (ロ) は出力が常に「1」で NOT と一致しないため，含めてはならない。また NOT と同一の (ハ) が欠けている。
(イ)，(ハ)
正しい。(イ) は ¬(A·A) = ¬A，(ハ) は ¬(A·1) = ¬A である。いずれも図1の CMOS インバータ（NOT）と同じ真理値表になる。(ロ) は常に「1」なので含まれない。
この問題の理解を「分野全体の力」に広げるための足がかり
用語解説・選択肢分析・類題生成をその場で対話。クイズモードでは解答→解説がゼロ遷移。
理論 の他の問題
第三種電気主任技術者 の同じ分野を年度をまたいで演習する
モバイル片手演習でIPA試験の隙間時間を稼ぐ｜通勤・昼休み・待ち時間の活用
IPA試験対策をモバイル片手で進めるための具体的な工夫を解説。通勤電車・昼休み・待ち時間で 1 日 30 分を稼ぐためのアプリ設定・演習ルーティンを紹介します。
過去問の誤答ふりかえり3ステップ｜浅い見直しで時間を捨てないために
過去問演習で誤答した時に『なぜ間違えたか』を 3 ステップで構造化して見直す手順を解説。原因分類・対策メモ・類題演習で、同じミスを 2 回しない学習設計を紹介します。
過去問演習を分散学習で最適化する｜エビングハウスとライトナーシステムの実践
分散学習（spaced repetition）の理論を、IPA過去問演習に落とし込む実践手順を解説。ライトナーシステムの活用、復習タイミングの設計、過去問AIでの自動化方法を紹介します。
AI学習ツールと予備校・通信講座の使い分け｜IPA試験の最適な組み合わせ
IPA試験対策はAIツール一択ではなく、予備校・通信講座との使い分けが鍵。それぞれの強み・弱みと、組み合わせるべき学習者のタイプ別パターンを解説します。
